Em um retificador controlado utilizando SCR, o desligamento do dispositivo (turn-off) depende da remoção da carga armazenada nas junções PN. Considerando os métodos de bloqueio em operação prática, qual procedimento não possibilita a desativação do SCR após a condução ter sido estabelecida?

Uma ponte de Wheatstone é construída com \( R_1=300\Omega \), \( R_2=900\Omega \), \( R_3=600\Omega \), um resistor Rx variável, um voltímetro VG e uma fonte \( V_{GS}=24V \). Utilize essas informações para responder à questão.

Se o resistor variável Rx for ajustado para 1,5KΩ, qual é a tensão de desequilíbrio VG medida pelo medidor de tensão, assumindo sua impedância de entrada infinita?

Uma ponte de Wheatstone é construída com \( R_1=300\Omega \), \( R_2=900\Omega \), \( R_3=600\Omega \), um resistor Rx variável, um voltímetro VG e uma fonte \( V_{GS}=24V \). Utilize essas informações para responder à questão.

Qual o valor Rx deverá assumir para que a ponte fique em equilíbrio, ou seja, VG=0V?

Um dos estágios fundamentais no processo de modulação PCM (Pulse Code Modulation) é a quantização. O que este processo envolve?

A resolução de um conversor A/D de 12 bits, com uma tensão de referência de 3,3V, é aproximadamente:

No conversor A/D de aproximação sucessiva, o método empregado para determinar o código digital é realizado:

Considere as afirmações a seguir, relativas a circuitos digitais baseados em flip-flops utilizados em registradores de deslocamento, divisores de frequência e diferentes topologias de disparo.

I. Em um registrador de deslocamento síncrono construído com flip-flops tipo D e clock comum, o bit presente na entrada serial é amostrado na borda ativa do clock e propagado de um estágio para o seguinte a cada ciclo, garantindo deslocamento de dados.

II. Um contador assíncrono formado por flip-flops do tipo T, com clock por borda de descida, divide a frequência de entrada do clock por \( 2^n \), onde n é o número de estágios.

III. Na configuração mestre-escravo, o segundo estágio (escravo) é acionado pelo mesmo nível de clock que o estágio mestre.

IV. Para que um flip-flop JK, com clock por borda de subida, opere como divisor de frequência ideal, as entradas J e K devem permanecer em nível lógico alto permanente, de modo que cada pulso de clock promova uma transição de estado na saída.

Assinale a opção que contém a(s) afirmação(ões) CORRETA(S).

Em projetos digitais, um multiplexador pode ser utilizado para:

Um dos problemas comuns em amplificadores Classe B é a chamada distorção de cruzamento, que ocorre devido a:

Sabendo que a tensão de ruptura do diodo zener do circuito abaixo é de Vz=5V, determine a a resistência mínima, aproximadamente, que a carga RL deve possuir para que o diodo zener continue em operação.

Dados: Ve=30V e RS=2,2KΩ