O circuito apresentado na sequência representa um LATCH com portas NAND.
Para que a saída do circuito seja Q=1, deve-se ter na entrada
O circuito apresentado na sequência representa um LATCH com portas NAND.
Para que a saída do circuito seja Q=1, deve-se ter na entrada
