Magna Concursos
1732482 Ano: 2018
Disciplina: Engenharia Eletrônica
Banca: FUMARC
Orgão: CEMIG
No circuito abaixo, o sinal C é a entrada de relógio (clock) e o conjunto Q0 e Q1 é a saída, sendo Q0 o seu bit menos significativo. Considerar que as entradas J e K dos flip-flops estão permanentemente ligadas ao nível lógico alto.
Podemos afirmar que o circuito funciona como um contador assíncrono:
Enunciado 3056134-1
 

Provas

Questão presente nas seguintes provas

Técnico em Telecomunicações

70 Questões