VHDL permite a criação de subprogramas por meio dos comandos . Com relação a esses comandos, as três afirmações abaixo são verdadeiras:

►ambos descrevem trechos de código seqüencial em VHDL;

► retorna um único valor e não admite a passagem de como parâmetro;

► pode receber parâmetros dos tipos , que podem ser tanto ou