Considere que durante a evolução da arquitetura acima tenha havido aumento do espaço destinado à “L2 cache”, devido ao aproveitamento de espaço decorrente da redução da complexidade do core do processador. Isso sugere que a arquitetura acima é embasada no modelo RISC.