2016212
Ano: 2020
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: FADESP
Orgão: Câm. Marabá-PA
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: FADESP
Orgão: Câm. Marabá-PA
Considere um computador com processador de 32 bits de endereçamento de byte. Sua cache possui mapeamento direto com uma capacidade de 1.024 palavras e blocos de 32 palavras. O endereço para acesso à cache é dividido de acordo com os campos descritos na tabela abaixo.
| Rótulo | i |
| Índice de linha | ii |
| Palavra(s) dentro do bloco | iii |
A quantidade de bits de cada um dos campos acima, representados por i, ii e iii, são, respectivamente,