Questão 4109217

4109217 Ano: 2015
Disciplina: Engenharia Eletrônica
Banca: FUNCERN
Orgão: IF-RN

Provas:

O VHDL e o Verilog são duas das linguagens de descrição de hardware mais utilizadas.

Sobre essas duas linguagens, é correto afirmar:

tanto o VHDL quanto o Verilog fazem distinção entre letras maiúsculas e minúsculas nos nomes das variáveis utilizadas.

no VHDL, a estrutura utilizada para descrever o comportamento do hardware é a Architecture; no Verilog, o Always.

no VHDL, as portas de entrada e saída são declaradas dentro da estrutura Entity; no Verilog, dentro da estrutura Ports.

a estrutura Signal no VHDL e a estrutura Wire no Verilog são utilizadas para a mesma finalidade, a conexão interna entre componentes.

Questão presente nas seguintes provas

40 Questões

Acesse sua Conta