A figura mostra o diagrama de circuito lógico combinacional, usando portas lógicas construídas com a tecnologia CMOS.



Quando as entradas de s1 e s0 estiverem com níveis lógicos s₁ = 1 e s₀ = 0, a saída Z será: