Em um laboratório universitário de arquitetura de computadores, os alunos desenvolvem um projeto acadêmico utilizando um processador didático caracterizado por pertencer à família de arquiteturas RISC, possuindo um conjunto reduzido e altamente padronizado de instruções de tamanho fixo, operando com o modelo load/store e executando a maioria das operações em um único ciclo de clock, sendo essa arquitetura clássica conhecida como: