Em relação à arquitetura interna de um processador, ao funcionamento da unidade de controle (UC), do Datapath (caminho de dados) e da unidade lógica e aritmética (ULA), assinale a alternativa correta.

No contexto da modelagem de hardware via VHDL (IEEE 1076), a análise da estrutura sintática e do modelo de execução é fundamental para a síntese correta do RTL. Analise as assertivas abaixo sobre esse tema.

I - O mapeamento da interface do componente, compreendendo a definição de portas e modos de sinal, é restrito ao escopo da unidade de design entity, enquanto a especificação funcional ou a descrição da estrutura interna de interconexões lógicas é delegada exclusivamente à architecture.
II - Em um modelo de arquitetura, a declaração de múltiplas atribuições de sinal de forma direta – desprovidas de blocos procedurais – implica o sintetizador tratar as instruções conforme a ordem de escrita no arquivo-fonte, respeitando a precedência de execução sequencial intrínseca ao fluxo de controle do código-fonte.
III - O bloco process estabelece um domínio de execução sequencial dentro de uma arquitetura, cujo disparo (ativação) é condicionado pela ocorrência de eventos nos sinais contidos na sua lista de sensibilidade (sensitivity list), disparando a avaliação sucessiva das sentenças internas.

Quais estão corretas?

Um conversor digital para analógico (DAC) com arquitetura R2R (Resistor Ladder) está representado na figura abaixo. 



Considere: R = 1 kΩ, R_F = 2 kΩ, A₀ = 0V, A₁ = 5V, A₂ = 0V, A₃ = 5V e o amplificador operacional IDEAL com alimentação suficiente para operar na região linear.

Qual é o valor da tensão de saída “Vo”?

Em um projeto de um equipamento de medição deseja-se substituir um conversor analógico para digital (ADC) de aproximações sucessivas (SAR) por um ADC Sigma-Delta (Σ−∆). Ao realizar essa troca, qual das alternativas apresenta, correta e respectivamente, uma vantagem garantida que o sistema ganhará e uma desvantagem direta (limitação) de tal substituição?

Sobre as tecnologias físicas de memória SRAM (Static Random Access Memory) e DRAM (Dynamic Random Access Memory) e suas aplicações típicas na arquitetura de computadores e sistemas digitais, analise as afirmações abaixo.

I - A memória SRAM apresenta menor densidade (armazena menos bits por área de silício) quando comparada à DRAM, pois utiliza múltiplos transistores para formar um circuito biestável, enquanto a DRAM exige apenas um transistor e um capacitor por bit.
II - As memórias cache (como L1 e L2), localizadas internamente na imensa maioria dos microprocessadores modernos, são construídas utilizando tecnologia DRAM para garantir um altíssimo volume de armazenamento próximo à CPU (Central Processing Unit).
III - A memória DRAM precisa passar por um processo contínuo de controle chamado refresh (atualização), no qual os dados são periodicamente lidos e reescritos para evitar a perda da informação devido ao processo natural de descarga dos capacitores.

Quais estão corretas?

Em projetos que exigem tolerância a falhas implementados em FPGAs ou ASICs, frequentemente exige-se a implementação de uma máquina de estados finitos segura (Safe FSM). Qual é o propósito principal de projetar uma máquina de estados dessa forma?

Sobre o funcionamento das classes de amplificadores de potência (A, B, AB e D), assinale a alternativa correta.

Considere as seguintes afirmações sobre amplificadores de sinais.

I - Amplificadores classe A têm excelente linearidade e alta eficiência energética com valores superiores a 70%.
II - Amplificadores classe B com transistores na topologia push-pull podem ter alta eficiência energética com valores superiores a 70%, porém sofrem o efeito de distorção de cruzamento (crossover distortion).
III - Amplificadores classe AB possuem alta eficiência energética, com valores superiores a 50%, e quase eliminam o efeito de distorção de cruzamento (crossover distortion).

Quais estão corretas?

Considerando os circuitos digitais implementados pela lógica CMOS (Complementary Metal-Oxide-Semiconductor), analise os circuitos representados nas figuras abaixo, sendo os sinais “A” e “B” entradas do circuito e o sinal “S” o sinal de saída. 



Quais portas lógicas estão representadas nas figuras?

O circuito da figura abaixo representa um espelho de corrente com transistores NMOS (M1 e M2) idênticos com os parâmetros de transcondutância (K’_n) = 0,2 mA/V² , razão de aspecto W/L =10 e tensão de limiar (threshold voltage) igual a 2 V. 




Qual é o valor do resistor R1 para que a corrente de dreno do transistor M1 seja de 4 mA?