No circuito abaixo a chave K está conectada ao terminal A por muito tempo. Em um determinado instante, ela muda de posição, conectando-se ao terminal B. A chave K é mantida nessa posição por muito tempo, até que volta ao terminal A.

Quando a chave K retorna para o terminal A, a corrente no resistor R2:

No projeto de um termômetro digital, um conversor AD precisa executar leituras de até 250 ºC com sensibilidade de 1ºC. A menor resolução necessária é:

Um contador síncrono apresenta clock máximo de 125 MHz. Sabendo que cada flip-flop que o compõe apresenta um atraso de 0,5 ns, a resolução desse contador é:

Dentre os tipos de flip-flop abaixo, aquele que apresenta estados não permitidos de entrada é o:

Para gerar o transporte de saída adequado de um subtrator completo, a porta lógica de três entradas que deve ser utilizada no lugar indicado com uma interrogação (?) na figura 9 é:

O tipo de porta lógica para o qual o circuito representado na figura 8 pode ser simplificado é:

A combinação de dois transistores bipolares, em cascata, também conhecida como configuração Darlignton, pode ser representada por um transistor bipolar equivalente de ganho β_D. Supondo que os transistores associados em cascata têm , respectivamente, ganho β₁ e β₂, estes relacionam-se matematicamente com o ganho β_D do transistor Darlignton equivalente da seguinte forma:

Considerar que o transistor do circuito Y tenha V_BE = 0,7 V e β = 100.

O valor de R_B no circuito da figura 4, de forma que circule uma corrente de 1 A pelo resistor de 4,7 Ω é:

Quatro circuitos retificadores são apresentados a seguir:

I. retificador monofásico de meia onda, controlado, com ângulo de disparo de 15º;

II. retificador monofásico de meia onda, controlado, com ângulo de disparo de 50º;

III. retificador monofásico de onda completa, controlado, com ângulo de disparo de 15º;

IV. retificador monofásico de onda completa, controlado, com ângulo de disparo de 50º.

Esses retificadores, colocados em ordem crescente de tensão média, organizam-se na seguinte sequência:

Dados: cos(15º)=0,966 e cos(50º)=0,643.

No circuito da figura 3, a carga RL deve ser submetida a uma tensão de 9 V, dissipando 8,1 W. Supondo que o diodo Zener seja de 9 V e sua potência máxima de 1,8 W, o valor de RS, de forma que o diodo Zener dissipe apenas metade de sua potência máxima, deve ser:

Supondo que o diodo Zener seja de 9 V e sua potência máxima de 1,8 W, o valor de R , de forma S que o diodo Zener dissipe apenas metade de sua potência máxima, deve ser: