Magna Concursos

Foram encontradas 21.172 questões.

4124196 Ano: 2025
Disciplina: Engenharia Eletrônica
Banca: ITA
Orgão: ITA
Provas:

Em um retificador controlado utilizando SCR, o desligamento do dispositivo (turn-off) depende da remoção da carga armazenada nas junções PN. Considerando os métodos de bloqueio em operação prática, qual procedimento não possibilita a desativação do SCR após a condução ter sido estabelecida?

 

Provas

Questão presente nas seguintes provas
4124193 Ano: 2025
Disciplina: Engenharia Eletrônica
Banca: ITA
Orgão: ITA
Provas:

Um dos estágios fundamentais no processo de modulação PCM (Pulse Code Modulation) é a quantização. O que este processo envolve?

 

Provas

Questão presente nas seguintes provas
4124192 Ano: 2025
Disciplina: Engenharia Eletrônica
Banca: ITA
Orgão: ITA
Provas:

A resolução de um conversor A/D de 12 bits, com uma tensão de referência de 3,3V, é aproximadamente:

 

Provas

Questão presente nas seguintes provas
4124191 Ano: 2025
Disciplina: Engenharia Eletrônica
Banca: ITA
Orgão: ITA
Provas:

No conversor A/D de aproximação sucessiva, o método empregado para determinar o código digital é realizado:

 

Provas

Questão presente nas seguintes provas
4124190 Ano: 2025
Disciplina: Engenharia Eletrônica
Banca: ITA
Orgão: ITA
Provas:

Considere as afirmações a seguir, relativas a circuitos digitais baseados em flip-flops utilizados em registradores de deslocamento, divisores de frequência e diferentes topologias de disparo.

 

I. Em um registrador de deslocamento síncrono construído com flip-flops tipo D e clock comum, o bit presente na entrada serial é amostrado na borda ativa do clock e propagado de um estágio para o seguinte a cada ciclo, garantindo deslocamento de dados.

 

II. Um contador assíncrono formado por flip-flops do tipo T, com clock por borda de descida, divide a frequência de entrada do clock por \( 2^n \), onde n é o número de estágios.

 

III. Na configuração mestre-escravo, o segundo estágio (escravo) é acionado pelo mesmo nível de clock que o estágio mestre.

 

IV. Para que um flip-flop JK, com clock por borda de subida, opere como divisor de frequência ideal, as entradas J e K devem permanecer em nível lógico alto permanente, de modo que cada pulso de clock promova uma transição de estado na saída.

 

Assinale a opção que contém a(s) afirmação(ões) CORRETA(S).

 

Provas

Questão presente nas seguintes provas
4124189 Ano: 2025
Disciplina: Engenharia Eletrônica
Banca: ITA
Orgão: ITA
Provas:

Em projetos digitais, um multiplexador pode ser utilizado para:

 

Provas

Questão presente nas seguintes provas
4124187 Ano: 2025
Disciplina: Engenharia Eletrônica
Banca: ITA
Orgão: ITA
Provas:

Sabendo que a tensão de ruptura do diodo zener do circuito abaixo é de Vz=5V, determine a a resistência mínima, aproximadamente, que a carga RL deve possuir para que o diodo zener continue em operação.

Dados: Ve=30V e RS=2,2KΩ

Enunciado 4635257-1

 

Provas

Questão presente nas seguintes provas
4124186 Ano: 2025
Disciplina: Engenharia Eletrônica
Banca: ITA
Orgão: ITA
Provas:

Um circuito RC passa-baixa é formado por um resistor de 1 kΩ e um capacitor de 0,1 μF.

 

Qual é a frequência de corte aproximada do filtro?

 

Provas

Questão presente nas seguintes provas
4124184 Ano: 2025
Disciplina: Engenharia Eletrônica
Banca: ITA
Orgão: ITA
Provas:

Na região ôhmica de um JFET, qual das seguintes afirmações sobre a resistência de dreno-fonte (RDS) é verdadeira?

 

Provas

Questão presente nas seguintes provas
4124183 Ano: 2025
Disciplina: Engenharia Eletrônica
Banca: ITA
Orgão: ITA
Provas:

A transcondutância de um JFET é uma medida da sensibilidade da corrente de dreno (ID) em relação a qual parâmetro?

 

Provas

Questão presente nas seguintes provas