O circuito apresentado na figura abaixo é formado por duas portas lógicas NAND e duas portas lógicas OR, ligadas conforme a figura. Na entrada é inserida uma onda quadrada de !$ 2 KH !$ A chave !$ Ch !$ pode ser colocada ou na posição (1) ou na posição (2). Escolha a alternativa correta:

Para o circuito apresentado na figura abaixo, encontre a tensão e a corrente de dreno do transistor FET.

Dados do problema: !$ V_t = 2,00\,V; \,\,\,K_n^ \prime { \begin{pmatrix} { \large W \over L} \end{pmatrix}} = 0,25 mA/V !$

Seja uma sala com três interruptores de luz espalhados pela mesma. Pode-se acender ou apagar uma única lâmpada da sala mudando o estado de qualquer um dos interruptores, ou seja, se em um determinado estado a luz estiver apagada, então variando o estado de um dos interruptores a luz acenderá e vice-versa. A luz estará apagada quando os três interruptores estiverem desligados, ou seja, !$ A\,\,B\,\,C = 0\,0\,0 !$. Qual das expressões booleanas a seguir implementa o circuito de controle de acendimento da lâmpada?

Observando os circuitos lógico (A) e (B) da figura abaixo, encontre a alternativa verdadeira.

Para o circuito apresentado na figura ao lado, qual o valor de !$ R_C !$ para que a tensão de Coletor !$ V_C !$ seja igual a 3,4 V?

Dados do problema:

!$ V_{CC} = 11,4\,V;\,\,R_B=100 K \Omega; R_1= 1\,M \Omega; \beta = 80; V_D = 0,7\,V !$

No circuito mostrado na figura abaixo, os diodos D1 e D2 são considerados ideais, e a tensão V_f é senoidal de valor igual a 64 V_rms. Há dois capacitores C, uma resistência R para limitar a corrente e uma resistência de carga R_L.

Considerando a disposição dos componentes no circuito e suas polaridades, a saída V_L será uma tensão:

O retificador em ponte, mostrado na figura abaixo, apresenta uma tensão de pico V_AB = 12 V no secundário do transformador. Considere que a queda de tensão em cada um dos quatro diodos seja 0,7 V.

Com as informações da figura acima, conclui-se que o valor e a frequência da tensão de pico na carga R_L são, respectivamente:

Considere o seguinte diagrama de estados apresentado na figura (a).

Para implementar o diagrama de estados da figura (a), foram adicionados dois flipflops tipo D mostrados na figura (b). A lógica de menor hardware da entrada DB do flip-flop mais significativo é:

A figura apresenta um circuito digital com duas entradas A e B.

A expressão booleana da saída F é:

A tabela-verdade a seguir representa a função lógica f de um circuito combinacional, onde A, B e C são entradas.

Utilizando a técnica de minimização pelos Mapas de Karnaugh, a expressão mínima de f é: