Foram encontradas 13.168 questões.
4037584
Ano: 2026
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: FACAPE
Orgão: FACAPE
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: FACAPE
Orgão: FACAPE
Provas:
Em computadores, o socket da placa-mãe e a
memória RAM possuem características
importantes para o desempenho do sistema.
Considerando essas duas tecnologias, assinale
a alternativa CORRETA:
Provas
Questão presente nas seguintes provas
4036753
Ano: 2026
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: ICECE
Orgão: CPSMQ
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: ICECE
Orgão: CPSMQ
Provas:
No funcionamento de um sistema computacional,
diferentes
tipos
de
memória apresentam
comportamentos distintos quanto à permanência das
informações armazenadas quando ocorre a
interrupção do fornecimento de energia elétrica.
Considerando esse conceito, assinale a alternativa correta.
Considerando esse conceito, assinale a alternativa correta.
Provas
Questão presente nas seguintes provas
4036752
Ano: 2026
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: ICECE
Orgão: CPSMQ
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: ICECE
Orgão: CPSMQ
Provas:
No contexto da arquitetura de computadores, os
barramentos desempenham papel essencial na
comunicação entre os diversos componentes do
sistema, influenciando diretamente o desempenho e
a organização do fluxo de dados. Considerando os tipos de barramentos, suas funções e características,
assinale a alternativa correta.
Provas
Questão presente nas seguintes provas
4036751
Ano: 2026
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: ICECE
Orgão: CPSMQ
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: ICECE
Orgão: CPSMQ
Provas:
No contexto da arquitetura básica de computadores,
os componentes trabalham de forma integrada para
o processamento das informações. Assinale a
alternativa correta.
Provas
Questão presente nas seguintes provas
4036671
Ano: 2026
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: ICECE
Orgão: CPSMQ
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: ICECE
Orgão: CPSMQ
Provas:
Durante a manutenção de um microcomputador
corporativo, o analista de suporte precisa
compreender como os componentes internos
interagem para diagnosticar falhas de
desempenho.
Sobre a arquitetura básica de um computador, assinale a alternativa correta
Sobre a arquitetura básica de um computador, assinale a alternativa correta
Provas
Questão presente nas seguintes provas
4035358
Ano: 2026
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: IACP
Orgão: Pref. Caiçara-PB
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: IACP
Orgão: Pref. Caiçara-PB
Provas:
Um computador depende da interação entre diversos componentes físicos para realizar suas funções. Considerando os
conceitos de hardware, assinale a única alternativa CORRETA.
Provas
Questão presente nas seguintes provas
4035038
Ano: 2026
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: UFU
Orgão: Pref. Patos Minas-MG
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: UFU
Orgão: Pref. Patos Minas-MG
Provas:
Qual componente de hardware é classificado como uma memória volátil e de acesso aleatório, sendo essencial
para armazenar temporariamente os dados e instruções dos programas que estão sendo executados no
momento, pelo processador?
Provas
Questão presente nas seguintes provas
4034006
Ano: 2026
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: AMAUC
Orgão: Pref. Itá-SC
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: AMAUC
Orgão: Pref. Itá-SC
Provas:
O funcionamento de um computador depende da
interação entre seus componentes internos e dos
dispositivos responsáveis pela comunicação com o
usuário. Considerando noções básicas de funcionamento
dos computadores e a classificação dos periféricos de
entrada e de saída, assinale a alternativa correta.
Provas
Questão presente nas seguintes provas
4033980
Ano: 2026
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: AMAUC
Orgão: Pref. Itá-SC
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: AMAUC
Orgão: Pref. Itá-SC
Provas:
O diagnóstico de falhas em sistemas que não inicializam
exige um procedimento metódico baseado nos sinais
emitidos pelo hardware. Acerca do Autoteste de
Inicialização (Power-On Self-Test − POST) e do Sistema
Básico de Entrada e Saída (Basic Input/Output System −
BIOS/UEFI), registre V, para as afirmativas verdadeiras,
e F, para as falsas:
(__)O POST é uma sequência de testes realizados pelo firmware imediatamente após o computador ser ligado, verificando componentes essenciais como CPU, memória RAM e controladores de vídeo antes de carregar o sistema operacional.
(__)Sinais sonoros (beeps) emitidos durante o POST são padronizados universalmente por todos os fabricantes de placas-mãe, onde um único beep curto sempre indica falha crítica na placa de vídeo, independentemente do firmware utilizado.
(__)A Interface de Firmware Extensível Unificada (Unified Extensible Firmware Interface − UEFI) substituiu o BIOS tradicional, permitindo o suporte a discos maiores que 2,2 Terabytes (TB) e oferecendo uma interface de pré-inicialização mais sofisticada e segura (Secure Boot).
(__)O erro de "Kernel Panic" em sistemas Linux ou a "Tela Azul da Morte" (BSOD) no Windows ocorrem durante o POST, indicando que o firmware não conseguiu localizar o setor de boot (Master Boot Record − MBR) no disco rígido.
(__)A limpeza da Memória de Semicondutor de Óxido Metálico Complementar (Complementary Metal-Oxide-Semiconductor − CMOS) através do jumper 'Clear CMOS' redefine as configurações do BIOS/UEFI para os padrões de fábrica, removendo senhas de acesso ao firmware.
Após análise, assinale a alternativa que apresenta a sequência correta dos itens acima, de cima para baixo:
(__)O POST é uma sequência de testes realizados pelo firmware imediatamente após o computador ser ligado, verificando componentes essenciais como CPU, memória RAM e controladores de vídeo antes de carregar o sistema operacional.
(__)Sinais sonoros (beeps) emitidos durante o POST são padronizados universalmente por todos os fabricantes de placas-mãe, onde um único beep curto sempre indica falha crítica na placa de vídeo, independentemente do firmware utilizado.
(__)A Interface de Firmware Extensível Unificada (Unified Extensible Firmware Interface − UEFI) substituiu o BIOS tradicional, permitindo o suporte a discos maiores que 2,2 Terabytes (TB) e oferecendo uma interface de pré-inicialização mais sofisticada e segura (Secure Boot).
(__)O erro de "Kernel Panic" em sistemas Linux ou a "Tela Azul da Morte" (BSOD) no Windows ocorrem durante o POST, indicando que o firmware não conseguiu localizar o setor de boot (Master Boot Record − MBR) no disco rígido.
(__)A limpeza da Memória de Semicondutor de Óxido Metálico Complementar (Complementary Metal-Oxide-Semiconductor − CMOS) através do jumper 'Clear CMOS' redefine as configurações do BIOS/UEFI para os padrões de fábrica, removendo senhas de acesso ao firmware.
Após análise, assinale a alternativa que apresenta a sequência correta dos itens acima, de cima para baixo:
Provas
Questão presente nas seguintes provas
4033977
Ano: 2026
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: AMAUC
Orgão: Pref. Itá-SC
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: AMAUC
Orgão: Pref. Itá-SC
Provas:
No contexto da arquitetura interna de
microprocessadores e da execução de instruções, o
pipeline é uma técnica que permite a sobreposição de
estágios. Acerca do funcionamento técnico e das falhas
de fluxo (hazards) associadas, registre V, para as
afirmativas verdadeiras, e F, para as falsas:
(__)O hazard de dados ocorre quando uma instrução depende do resultado de uma instrução anterior que ainda não completou sua execução através de todos os estágios do pipeline, podendo ser mitigado por técnicas de adiantamento (forwarding).
(__)O hazard de controle é provocado por instruções de desvio condicional, em que o endereço da próxima instrução a ser buscada é desconhecido até que a condição seja avaliada, resultando frequentemente em bolhas (stalls) ou uso de previsão de desvio.
(__)A execução fora de ordem (Out-of-Order Execution) é uma técnica de hardware que visa aumentar a profundidade do pipeline para reduzir o consumo de energia, independentemente do ganho de ciclos por instrução (Cycles Per Instruction − CPI).
(__)O hazard estrutural surge quando o hardware disponível não é suficiente para suportar todas as combinações possíveis de instruções em execução simultânea, como o acesso simultâneo à memória única para busca de instrução e dado.
(__)A unidade lógica e aritmética (Arithmetic Logic Unit − ALU) é o componente responsável exclusivo pela decodificação de instruções complexas em arquiteturas de conjunto de instruções reduzido (Reduced Instruction Set Computer − RISC).
Após análise, assinale a alternativa que apresenta a sequência correta dos itens acima, de cima para baixo:
(__)O hazard de dados ocorre quando uma instrução depende do resultado de uma instrução anterior que ainda não completou sua execução através de todos os estágios do pipeline, podendo ser mitigado por técnicas de adiantamento (forwarding).
(__)O hazard de controle é provocado por instruções de desvio condicional, em que o endereço da próxima instrução a ser buscada é desconhecido até que a condição seja avaliada, resultando frequentemente em bolhas (stalls) ou uso de previsão de desvio.
(__)A execução fora de ordem (Out-of-Order Execution) é uma técnica de hardware que visa aumentar a profundidade do pipeline para reduzir o consumo de energia, independentemente do ganho de ciclos por instrução (Cycles Per Instruction − CPI).
(__)O hazard estrutural surge quando o hardware disponível não é suficiente para suportar todas as combinações possíveis de instruções em execução simultânea, como o acesso simultâneo à memória única para busca de instrução e dado.
(__)A unidade lógica e aritmética (Arithmetic Logic Unit − ALU) é o componente responsável exclusivo pela decodificação de instruções complexas em arquiteturas de conjunto de instruções reduzido (Reduced Instruction Set Computer − RISC).
Após análise, assinale a alternativa que apresenta a sequência correta dos itens acima, de cima para baixo:
Provas
Questão presente nas seguintes provas
Cadernos
Caderno Container