Embora exista uma grande variedade de implementações de barramento diferentes, existem poucos parâmetros ou elementos de projeto básicos que servem para classificar e diferenciar barramentos. As linhas de barramento podem ser separadas em dois tipos genéricos:

Dentro da hierarquia de barramento múltiplo de computadores, se muitos dispositivos estiverem conectados ao barramento, o desempenho será prejudicado. Existem três causas principais:

I) Quando o controle do barramento passa de um dispositivo para outro com frequência, os atrasos de propagação podem afetar visivelmente o desempenho.

II) À medida que a demanda de transferência de dados agregada se aproxima da capacidade do barramento. Como as taxas de dados geradas pelos dispositivos conectados estão crescendo rapidamente, essa é uma corrida que um barramento único por fim está destinado a perder.

III) Quando existe um barramento local que conecta o processador a um controlador de cache, que por sua vez, é conectado a um barramento do sistema que admite memória principal. O controlador de cache é integrado a uma ponte, ou dispositivo de armazenamento temporário (buffer), que se conecta ao barramento, o que afeta o desempenho.

São apresentadas situações prejudiciais ao desempenho do barramento verdadeiras em:

Analise as sentenças a seguir sobre a arquitetura e organização de computadores.

I) Praticamente todos os computadores oferecem um mecanismo por meio do qual outros módulos (E/S, memória) podem interromper o processamento normal do processador.

Porque:

II) As interrupções são fomecidas como um modo de melhorar a eficiência do processamento.

A partir das sentenças, conclui-se que:

No início de cada ciclo de instrução, o processador busca uma instrução da memória. Em um processador típico, um registrador chamado contador de programa (PC) mantém o endereço da instrução a ser buscada em seguida. As instruções assumem diversos estados durante seu ciclo de processamento. São exemplos de estados do ciclo de instrução, exceto: