Deseja-se implementar um contador síncrono de 2 bits, com saída (Q₁ Q₀) , que percorra a sequência de estados 00 → 01 → 10 → 11 → 00 a cada borda de subida do clock. Considere que os dois flip-flops são do tipo D e que não há sinal de reset externo. A lógica mínima para as entradas D₁ e D₀ , em função de Q₁ Q₀