Considere um circuito com dois transistores bipolares de junção T1 e T2, ambos do tipo NPN ligados em configuração Darlington. Seus coletores são alimentados com uma tensão de 10V. O transistor T1 possui um hfe de 50, enquanto o transistor T2 possui um hfe de 100. Na base de T1 aplica-se uma corrente de 0,5µA. O emissor de T2 é ligado à terra através de um resistor de 175 ohms.
A tensão no emissor de T2 é, aproximadamente

Flip Flops são circuitos eletrônicos básicos para o funcionamento de circuitos sequenciais. Os flip flops mais comuns podem ser do tipo D, JK, S-R. Considere um flip-flop do tipo JK, e que em um dado momento a saída do mesmo é Q =1. No primeiro ciclo de clock subsequente as entradas são J=1 e K=1. No segundo ciclo de clock subsequente as entradas são J=0 e K=1. As saídas Q do referido flip flop imediatamente após cada ciclo de clock são, respectivamente,

Em um dado projeto de circuito eletrônico, verificou-se a necessidade de implementar uma função lógica XOR “ou exclusivo” entre duas entradas A e B. Porém, para implementação dessa função apenas portas lógicas do tipo “AND” e portas inversoras estavam disponíveis.
O número mínimo de portas “AND” e portas inversoras utilizadas para a implementação da função lógica “ou exclusivo” XOR é

Em um dado projeto eletrônico de um detector de Radiofrequência (RF) operando na faixa de 10 GHz, o projetista verificou a necessidade de utilizar um diodo.
O diodo mais indicado para tal aplicação é

Um engenheiro precisa projetar um circuito combinacional com 4 variáveis de entrada (A, B, C, D) que implementa a seguinte função booleana, onde os termos são mintermos:
F(A,B,C,D) = Σm(0, 2, 5, 7, 8, 10, 13, 15)
Além disso, as combinações correspondentes aos mintermos 1, 3, 9 e 11 são condições "don't care" (podem ser 0 ou 1).
Após a minimização pelo mapa de Karnaugh, utilizando as condições "don't care" para obter a expressão mais simplificada possível, a expressão booleana mínima em soma de produtos (SOP) é dada por

Um circuito sequencial síncrono é projetado utilizando Flip-Flops tipo J-K.
Se as entradas J e K forem ambas mantidas em nível lógico ‘1’ (High), na próxima borda de clock, a saída Q

Um projetista precisa implementar um circuito combinacional que converta um código BCD (Binary Coded Decimal) de 4 bits em um código de 7 segmentos para display. Para otimizar o circuito, ele decide usar o mapa de Karnaugh para cada segmento.
A principal vantagem dessa técnica em relação à implementação direta pela tabela verdade é que

A respeito do funcionamento de um transistor MOSFET de canal N, analise os itens a seguir:

I. Para que o MOSFET entre em condução, a tensão V_GS deve ser maior que a tensão de limiar V_th.
II. Na região ôhmica, o MOSFET se comporta aproximadamente como um resistor controlado por tensão.
III. Para aumentar a corrente de dreno, necessariamente é preciso aumentar V_DS.

Está correto o que se apresenta em

Marque a opção que apresenta um tipo de circuito eletrônico aplicado ao controle do sentido de rotação de motores DC.

O Controlador Lógico Programável opera em um modo sequencial repetitivo denominado ciclo de varredura (scan cycle). A Unidade Central de Processamento (CPU) realiza uma série de etapas para processar as informações e comandar os atuadores da instalação. O tempo necessário para completar esta rotina é chamado tempo de scan, e deve ser o mais breve possível para garantir um tempo ótimo de resposta do CLP.
As informações lidas dos sensores (entradas) e os valores determinados para os atuadores (saídas), são armazenados em áreas de memórias específicas.

Considerando a necessidade de consistência e segurança na elaboração da lógica durante cada ciclo de varredura, a sequência que descreve a ordem correta do scan cycle do CLP é: