Considerando a tabela-verdade acima, que descreve o comportamento de um circuito convencional com três entradas e uma saída, e na qual X representa dont’care (não importa), julgue o item seguinte.

A função de saída f será sempre dependente da entrada B, mesmo na implementação com mínimo número de portas lógicas.

Considerando a tabela-verdade acima, que descreve o comportamento de um circuito convencional com três entradas e uma saída, e na qual X representa dont’care (não importa), julgue o item seguinte.

O don’t care deve ser necessariamente considerado como tendo nível 1.

Considerando a tabela-verdade acima, que descreve o comportamento de um circuito convencional com três entradas e uma saída, e na qual X representa dont’care (não importa), julgue o item seguinte.

A função de saída f pode não necessitar de um circuito de implementação, por poder ser exatamente igual a uma das entradas.

Considerando a tabela-verdade acima, que descreve o comportamento de um circuito convencional com três entradas e uma saída, e na qual X representa dont’care (não importa), julgue o item seguinte.

Essa tabela só pode ser implementada por meio de um circuito digital sequencial

Um encoder incremental possui dois sinais de saída, na forma de onda quadrada, de mesma frequência e defasados em ¼ de ciclo. Assumindo que as saídas dos canais tenham ciclo de trabalho de 50%, existem duas possibilidades para a temporização dos mesmos, conforme indicado por caso A e caso B na figura acima. Os sinais do encoder incremental são processados pelo circuito digital indicado na mesma figura. Acerca do funcionamento desse circuito em regime permanente, e considerando que todos os componentes do circuito são ideais, julgue o item subsequente.

Se as saídas do encoder incremental se comportarem como ilustrado no caso B, então a saída V_e do Flip-flop do tipo D sempre estará em nível lógico baixo.

Um encoder incremental possui dois sinais de saída, na forma de onda quadrada, de mesma frequência e defasados em ¼ de ciclo. Assumindo que as saídas dos canais tenham ciclo de trabalho de 50%, existem duas possibilidades para a temporização dos mesmos, conforme indicado por caso A e caso B na figura acima. Os sinais do encoder incremental são processados pelo circuito digital indicado na mesma figura. Acerca do funcionamento desse circuito em regime permanente, e considerando que todos os componentes do circuito são ideais, julgue o item subsequente.

Como a entrada CLR do flip-flop do tipo D é ativada por nível alto, e essa entrada está em nível baixo, então a saída V_e sempre estará em nível alto.

Um encoder incremental possui dois sinais de saída, na forma de onda quadrada, de mesma frequência e defasados em ¼ de ciclo. Assumindo que as saídas dos canais tenham ciclo de trabalho de 50%, existem duas possibilidades para a temporização dos mesmos, conforme indicado por caso A e caso B na figura acima. Os sinais do encoder incremental são processados pelo circuito digital indicado na mesma figura. Acerca do funcionamento desse circuito em regime permanente, e considerando que todos os componentes do circuito são ideais, julgue o item subsequente.

Se as saídas do encoder incremental se comportarem conforme ilustrado no caso A, então a saída V_d do flip-flop do tipo D sempre estará em nível lógico alto.

Um encoder incremental possui dois sinais de saída, na forma de onda quadrada, de mesma frequência e defasados em ¼ de ciclo. Assumindo que as saídas dos canais tenham ciclo de trabalho de 50%, existem duas possibilidades para a temporização dos mesmos, conforme indicado por caso A e caso B na figura acima. Os sinais do encoder incremental são processados pelo circuito digital indicado na mesma figura. Acerca do funcionamento desse circuito em regime permanente, e considerando que todos os componentes do circuito são ideais, julgue o item subsequente.

Se o sinal V_b estivesse sempre em nível alto, a porta ou-exclusivo (exclusive-Or) inverteria o sinal V_a.

Um encoder incremental possui dois sinais de saída, na forma de onda quadrada, de mesma frequência e defasados em ¼ de ciclo. Assumindo que as saídas dos canais tenham ciclo de trabalho de 50%, existem duas possibilidades para a temporização dos mesmos, conforme indicado por caso A e caso B na figura acima. Os sinais do encoder incremental são processados pelo circuito digital indicado na mesma figura. Acerca do funcionamento desse circuito em regime permanente, e considerando que todos os componentes do circuito são ideais, julgue o item subsequente.

O sinal V_c possui frequência duas vezes maior que a frequência do sinal V_b.

É normal em satélites modernos a utilização de transponders. A respeito desse assunto, julgue o item abaixo.

Cada transponder consiste de um diplexer, o qual realiza simultaneamente as funções de receptor e transmissor.