Magna Concursos

Foram encontradas 21.172 questões.

4020287 Ano: 2026
Disciplina: Engenharia Eletrônica
Banca: FGV
Orgão: PC-PI
No amplificador descrito no circuito a seguir, VCC= 12 V, C1= 1 μF, R1= 10 kΩ, R2= 4,7 kΩ, Rc= 1 kΩ, transistor: 2N3904, rE= 100 Ω, RE=330 Ω, C2= 47 μF, C3= 10 μF.

Enunciado 4508620-1

Dado que Rs= 300 Ω, r’e= 3,5 Ω, β= 200, Cbe= 6 pF, Cbc= 3,5 pF e Av=9,7, a frequência de corte superior é de aproximadamente
 

Provas

Questão presente nas seguintes provas
4008652 Ano: 2026
Disciplina: Engenharia Eletrônica
Banca: FGV
Orgão: ALEGO
No ambiente de mixagem digital, as DAWs (Digital Audio Workstations) oferecem um conjunto de ferramentas nativas essenciais para o tratamento do sinal.
Relacione as ferramentas de processamento em uma DAW ao seu uso principal.

1. Normalização
2. Compressão
3. Equalização
4. Limiter

( ) Alterar o conteúdo espectral do áudio, modificando o equilíbrio entre graves, médios e agudos.
( ) Ajustar o ganho global do arquivo para que o pico máximo atinja um valor definido.
( ) Impededir que o sinal ultrapasse um teto específico, evitando distorção digital (clipping).
( ) Reduzir a faixa dinâmica, atenuando os sons fortes para equilibrar o volume médio.
 

Provas

Questão presente nas seguintes provas
4271716 Ano: 2026
Disciplina: Engenharia Eletrônica
Banca: Consulplan
Orgão: SAAE Indaiatuba
Provas:

Em módulos de instrumentação, sinais de campo (pH, pressão, vazão e nível) precisam ser escalonados para a faixa de entrada analógica do sistema de controle. Em ambientes industriais, além do ganho, é crítico limitar saturação, rejeitar ruído e não degradar a exatidão por correntes de polarização e offset. Redes com amplificadores operacionais também realizam filtragem ativa para atenuar interferência de motores e inversores de frequência. A seleção de topologia (inversora, não inversora, somadora, transimpedância) e o estudo do efeito de GBW e slew rate determinam desempenho dinâmico. O engenheiro eletricista deve validar a resposta em frequência e os erros de regime para garantir confiabilidade metrológica. Considere um condicionador de sinal usando um AO não ideal com: ganho de malha aberta A0 = 2 x 105 ; produto ganho-largura de banda GBW = 1 MHz; tensão de offset Vos = 1 mv; e correntes de polarização IB+ = IB- = 50 nA (mesmo sinal). Topologia inversora: Rin = 10k Ω, Rf = 100 k Ω. A entrada não inversora é referenciada ao terra por um resistor Rb (a ser escolhido). Entrada: Vi(t) = 0,20 sin(2 π · 20 kHz t) V. Alimentação ± 12V. Em relação ao circuito de condicionamento, analise as afirmativas a seguir. 

  1. No regime de baixa frequência (desprezando GBW), o ganho ideal do circuito é \(-R_f/R_{in} = -10\), portanto, a amplitude ideal de saída seria 2,0 Vp.
  2. O erro relativo de ganho em baixa frequência causado apenas por ganho finito \(A_0\) é desprezível, pois o “ganho de malha” é aproximadamente \(A_0\beta\) com \(\beta \approx R_{in}/(R_{in} + R_f)\); nesse caso, o ganho em malha fechada difere do ideal em cerca de \(1/(A_0\beta)\).
  3. Para minimizar o erro na saída devido às correntes de polarização, a melhor escolha é \(R_b = R_{in} \parallel R_f \approx 9,09 \text{ k}\Omega\), pois iguala as resistências vistas pelas entradas e cancela a contribuição de \(I_{B+}\)e \(I_{B-}\) (assumindo correntes iguais).
  4. Considerando o GBW = 1 MHz, a frequência de corte aproximada do amplificador inversor é \(f_c \approx \dfrac{GBW}{|A_{cl}|} \approx \dfrac{1 \text{ MHz}}{10} = 100 \text{ kHz}\); logo, em 20 kHz a atenuação de magnitude é pequena (bem menor que 1 dB).
  5. Mesmo com \(\pm 12 \text{ V}\), existe risco de saturação por slew rate com o sinal dado, pois a taxa máxima requerida é \(2\pi f V_p = 2\pi (20 \text{ kHz})(2 \text{ V}) \approx 0,25 \text{ V}/\mu s\), valor tipicamente maior que o de AOs de uso geral.

Está correto o que se afirma apenas em

Questão Anulada

Provas

Questão presente nas seguintes provas
4175119 Ano: 2026
Disciplina: Engenharia Eletrônica
Banca: FURB
Orgão: SED-SC
Os circuitos combinacionais são um dos blocos fundamentais da eletrônica digital, caracterizados por apresentarem saídas que dependem exclusivamente das entradas no instante atual, ou seja, não possuem memória de estados anteriores. Diferentemente dos circuitos sequenciais, nesses sistemas não há armazenamento de informações e o comportamento é totalmente determinado pela lógica implementada no momento da análise. Esses circuitos são amplamente utilizados em aplicações como somas binárias (somadores), seletores de sinais (multiplexadores), decodificadores, codificadores e comparadores, sendo essenciais no processamento de dados digitais. Sua análise e projeto são baseados em álgebra booleana, tabelas-verdade e mapas de Karnaugh, ferramentas que permitem simplificar expressões lógicas e otimizar circuitos. 
Analise o circuito lógico a seguir: 
Enunciado 4747389-1
Assinale a alternativa que representa corretamente a expressão boleana da saída Y:
Questão Anulada

Provas

Questão presente nas seguintes provas
4170835 Ano: 2026
Disciplina: Engenharia Eletrônica
Banca: AOCP
Orgão: IF-CE
Os CLPs modernos caracterizam-se por apresentar módulos de entrada e saídas analógicas. Sobre esse assunto, assinale a alternativa INCORRETA.
Questão Anulada

Provas

Questão presente nas seguintes provas
4098781 Ano: 2026
Disciplina: Engenharia Eletrônica
Banca: UFAL
Orgão: IFAL

O diagrama ladder, também chamado de diagrama elementar ou diagrama de linha, é uma representação ordenada de componentes e conexões de um circuito elétrico em forma de escada. O termo ladder (escada) se aplica, porque ele se parece com uma escada, contendo degraus. É o diagrama básico associado ao Controlador Lógico Programável (CLP).

A figura apresenta o diagrama de comando para acionamento de um motor, destacando o dispositivo de manobra identificado como S.

Enunciado 4610428-1

Questão Anulada

Provas

Questão presente nas seguintes provas
4091062 Ano: 2026
Disciplina: Engenharia Eletrônica
Banca: FUNDATEC
Orgão: Pref. Gravataí-RS
Provas:

Analise o circuito representado na Figura 5 a seguir e assinale a alternativa INCORRETA.

Enunciado 4600598-1

Figura 5

Questão Anulada

Provas

Questão presente nas seguintes provas
4144648 Ano: 2025
Disciplina: Engenharia Eletrônica
Banca: VUNESP
Orgão: UNICAMP
Provas:

Considere o conversor digital-analógico tipo R-2R mostrado na figura a seguir:

Enunciado 4643461-1

Na configuração apresentada, a tensão de saída Vsaída é, aproximadamente, igual a

 

Provas

Questão presente nas seguintes provas
4144647 Ano: 2025
Disciplina: Engenharia Eletrônica
Banca: VUNESP
Orgão: UNICAMP
Provas:

Um conversor digital-analógico de 8 bits é utilizado para produzir a referência de posicionamento de um atuador linear. O posicionamento do atuador varia entre 0 e 600 mm, e é realizado por um controlador com entrada analógica, onde a entrada de 0 a 10 V corresponde respectivamente às posições de 0 mm a 600 mm. Sabendo que o conversor digital-analógico possui saída de 0 a 10 V, a resolução de deslocamento do atuador é, aproximadamente, igual a

 

Provas

Questão presente nas seguintes provas
4144646 Ano: 2025
Disciplina: Engenharia Eletrônica
Banca: VUNESP
Orgão: UNICAMP
Provas:

Um transdutor de grandeza física tem saída analógica com sinal de 4 a 20 mA. Deseja-se fazer a conversão do sinal analógico em digital através da medição de tensão desenvolvida sobre um resistor de precisão de 500 Ω, resultante da passagem da corrente do transdutor pelo resistor. Sabendo-se que o conversor utilizado é de 16 bits, e sua faixa de medição é de 2 a 10 V, o valor da corrente de saída do transdutor quando o conversor apresenta em sua saída o valor decimal 45.000 é, aproximadamente, igual a

 

Provas

Questão presente nas seguintes provas