A imagem a seguir apresenta retificadores de onda completa controlados de maneira que os SCR’s S1 e S2 fi cam polarizados diretamente quando a fonte se tornar positiva, todavia não conduzirão enquanto os sinais de gatilho não forem aplicados. De modo análogo, S3 e S4 ficarão polarizados diretamente quando a fonte se tornar negativa, porém não entrarão em condução até que os sinais de gatilho sejam aplicados. Desta maneira, o ângulo de atraso α trata-se do intervalo entre a polarização direta do SCR e a aplicação do sinal de gatilho. O arranjo trabalhará como um retificador onda completa a diodo caso o ângulo de atraso seja nulo, α=0.

Dessa forma, a tensão média V_O aplicada na carga resistiva pode ser corretamente descrita por: 

Para o flip flop do tipo JK (FF-JK), considere o diagrama de transição de estados em que a representação de cada transição (seta) é rotulada por uma condição de produtório, na qual X codifi ca uma entrada irrelevante (don’t care). A alternativa que representa o completo diagrama de transição de estados deste FF-JK pode ser verificada na alternativa:

Considerando um conversor A/D ideal com N = 8, operando em faixa unipolar, com saturação (Vin ≤ 0 V → 0 e Vin ≥ 5 V → 255) e gerando 256 códigos uniformemente espaçados em binário natural, utilizando truncamento, de forma que Vin = 0 V corresponde ao código 0 e que Vin = 5 V corresponde exatamente ao código 255, assinale a alternativa que apresenta corretamente uma característica do dispositivo.

Considere um conversor A/D ideal de 8 bits (N=8), operando em faixa unipolar de 0 a VFS = 5 V, com saturação (Vin ≤ 0 V → 0 e Vin ≥ 5 V → 255). O conversor gera 256 códigos uniformemente espaçados em binário natural (0 a 2^N − 1), utilizando truncamento de forma que Vin = 0 V corresponde ao código 0 (00000000) e que Vin = 5 V corresponde exatamente ao código 255 (11111111). Suponha ainda que na entrada de medição tem-se uma onda senoidal, em Volts, descrita por:

\( Vin = 2,5 + 1,035 \sin(2\pi \cdot 60t) \)

Assinale a alternativa com os códigos (8 bits) correspondentes a θ = 0°, 90° e 270°, respectivamente, onde θ = 2π60t.

Considere a seguinte expressão lógica booleana S(A,B, C,D) implementada pelo esquemático da fi gura a seguir.

Assinale a alternativa que apresenta S(A,B,C,D) simplificada, em forma disjuntiva (não canônica).

Analise o circuito digital mostrado na figura abaixo.

A expressão booleana para a saída S é

Considere o seguinte sistema de controle.

Assumindo condições ideais, a saída Y(s) é

O símbolo lógico de um comparador de 4 bits está mostrado na figura abaixo.

Assumindo que as entradas sejam A3 = B3, A2 = B2, A1 < B1 e A0 > B0, a saída do comparador será

O esquema abaixo mostra um circuito para aplicação de um amplificador operacional usado como comparador.




Supondo que a tensão de saturação da saída do amplificador operacional é de 14 V, o nível de ruído que pode ser tolerado na entrada do circuito sem provocar falsas comutações é

Um gerador de funções está fornecendo a forma de onda mostrada abaixo.

O valor médio da amplitude da onda, que pode ser medido usando-se um osciloscópio digital, é