A família de processadores Intel Core é uma das mais utilizadas em computadores pessoais e workstations ao redor do mundo. Com base na nomenclatura oficial utilizada pela Intel para essa linha, assinale a alternativa que apresenta um modelo INEXISTENTE:

A memória RAM realiza o armazenamento temporário de altíssima velocidade do computador, imprescindível para o funcionamento do sistema operacional e dos aplicativos em execução. Com relação à memória RAM, é INCORRETO afirmar que:

No contexto da informática, as unidades de medida de armazenamento de dados frequentemente utilizam múltiplos de base 2, compondo o sistema binário. Com relação às grandezas derivadas do byte, unidades de medida de armazenamento de dados baseadas em múltiplos de 1024 (sistema binário), assinale a alternativa INCORRETA:

Um Professor do IFCE orienta os estudantes a analisar a memória de um programa em tempo de execução, destacando suas principais áreas: Pilha (Stack), Heap, Área de Dados e Área de Código. Ele explica que, na Área de Dados, há uma subdivisão que distingue variáveis inicializadas daquelas que não recebem valor antes da execução. Diante dessa explicação, o professor solicita que os alunos indiquem qual subseção da Área de Dados armazena variáveis globais e estáticas não inicializadas. Nesse caso, os alunos devem indicar qual das seguintes?

Em compiladores, a otimização de código busca melhorar o desempenho do programa sem alterar seu resultado. Entre as técnicas de otimização de tempo, uma delas consiste em expandir o corpo do laço para reduzir o overhead de controle das iterações. Como se denomina essa técnica?

Qual efeito a arquitetura RISC apresenta sobre a densidade de código do programa compilado em comparação ao CISC?

Um engenheiro de hardware aumentou a frequência de operação de um novo processador fracionando o ciclo de instrução em 35 estágios de curtíssima duração. Embora o clock tenha dobrado, os testes de benchmark revelaram que o desempenho despenca em programas com muitos desvios condicionais, devido ao alto custo em ciclos para limpar e recarregar a esteira quando a predição de desvio falha. Assinale a alternativa que apresenta a classificação arquitetural correta para esse processador.

Durante a otimização de um algoritmo de criptografia em um processador superescalar capaz de despachar quatro instruções por ciclo de clock, identifica-se que um bloco específico de código atinge apenas 1,0 instrução por ciclo (IPC). A análise do assembly revela uma cadeia em que o registrador de destino de uma instrução é invariavelmente usado como operando fonte da instrução imediatamente seguinte. Qual é a barreira técnica que impede o hardware de despachar múltiplas instruções simultaneamente nesse cenário?

Considere que você está liderando o projeto de um novo microprocessador de baixo consumo energético destinado a sistemas embarcados de processamento de imagem. Para economizar área de silício e reduzir a dissipação térmica, sua equipe de arquitetura decidiu remover as unidades de hardware complexas responsáveis pela detecção dinâmica de dependências de dados e pelo reordenamento de instruções fora de ordem (out of order). Para compensar essa simplificação e manter o alto desempenho, toda a responsabilidade de identificar o paralelismo e agrupar operações independentes foi transferida para o compilador, que deve gerar uma única instrução larga contendo múltiplos campos de operação para serem executados simultaneamente pelas unidades funcionais. Qual é a classificação arquitetural correta para esse processador?

Diferentemente dos multiprocessadores que compartilham a memória física, os multicomputadores são sistemas compostos por nós independentes, em que cada processador possui sua própria memória local privada. Tendo isso em vista, assinale a alternativa que apresenta o método exclusivo utilizado para a comunicação e transferência de dados entre os processadores nessa arquitetura.