O diagrama ladder, também chamado de diagrama elementar ou diagrama de linha, é uma representação ordenada de componentes e conexões de um circuito elétrico em forma de escada. O termo ladder (escada) se aplica, porque ele se parece com uma escada, contendo degraus. É o diagrama básico associado ao Controlador Lógico Programável (CLP).

A figura apresenta o diagrama de comando para acionamento de um motor, destacando o dispositivo de manobra identificado como S.

Analise o circuito representado na Figura 5 a seguir e assinale a alternativa INCORRETA.

Figura 5

Considere o conversor digital-analógico tipo R-2R mostrado na figura a seguir:

Na configuração apresentada, a tensão de saída Vsaída é, aproximadamente, igual a

Um conversor digital-analógico de 8 bits é utilizado para produzir a referência de posicionamento de um atuador linear. O posicionamento do atuador varia entre 0 e 600 mm, e é realizado por um controlador com entrada analógica, onde a entrada de 0 a 10 V corresponde respectivamente às posições de 0 mm a 600 mm. Sabendo que o conversor digital-analógico possui saída de 0 a 10 V, a resolução de deslocamento do atuador é, aproximadamente, igual a

Um transdutor de grandeza física tem saída analógica com sinal de 4 a 20 mA. Deseja-se fazer a conversão do sinal analógico em digital através da medição de tensão desenvolvida sobre um resistor de precisão de 500 Ω, resultante da passagem da corrente do transdutor pelo resistor. Sabendo-se que o conversor utilizado é de 16 bits, e sua faixa de medição é de 2 a 10 V, o valor da corrente de saída do transdutor quando o conversor apresenta em sua saída o valor decimal 45.000 é, aproximadamente, igual a

Deseja-se converter um sinal analógico na faixa de – 5,0 V a 5,0 V, com uma resolução máxima de 5,0 mV. O mínimo número de bits da palavra binária de saída desse conversor analógico-digital é:

Considere o diagrama do circuito lógico sequencial mostrado na figura a seguir:

A estrutura apresentada é um

Considere o diagrama de um sistema microprocessado mostrado na figura a seguir. Apenas as linhas do barramento de endereço estão representadas.

Os chips presentes no diagrama são o microprocessador (uP1), um chip de memória ROM (M1) e um chip de memória RAM (M2). Na configuração apresentada, a alocação da memória RAM do sistema microprocessado tem seu endereço inicial e endereço final, respectivamente, nas seguintes posições, em valores hexadecimais:

Considere o circuito lógico combinacional mostrado na figura a seguir:

Para que a saída S5 apresente nível lógico “1”, as entradas C2, C1 e C0 devem ter, respectivamente, os seguintes valores: